數(shù)字電子技術(shù)
- 所屬分類：
- 作者：
劉南平，李擎 主編
- 出版社：
科學(xué)出版社
- ISBN：9787030157966
- 出版日期：2005-9-1
-
原價(jià)：
￥26.00元
現(xiàn)價(jià)：￥19.50元
-
本書信息由合作網(wǎng)站提供，請(qǐng)前往以下網(wǎng)站購(gòu)買：
圖書簡(jiǎn)介
本書依據(jù)數(shù)字電子技術(shù)課程的教學(xué)大綱，由多位學(xué)科教授審定內(nèi)容結(jié)構(gòu)，并結(jié)合作者多年的一線教學(xué)經(jīng)驗(yàn)編寫而成，是一本適合高職高專使用的配套教材。
全書分基礎(chǔ)理論和實(shí)驗(yàn)實(shí)訓(xùn)兩篇。基礎(chǔ)理論篇共9章，內(nèi)容包括數(shù)字電路基礎(chǔ)、集成邏輯門、組合邏輯電路、集成觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件及其應(yīng)用、脈沖單元電路、模／數(shù)轉(zhuǎn)換器和數(shù)／模轉(zhuǎn)換器等。各章末附有思考練習(xí)題，有助于讀者復(fù)習(xí)學(xué)習(xí)內(nèi)容。實(shí)驗(yàn)實(shí)訓(xùn)篇分為基本實(shí)驗(yàn)和課程設(shè)計(jì)實(shí)訓(xùn)兩部分。基本實(shí)驗(yàn)強(qiáng)調(diào)學(xué)習(xí)結(jié)合各章基礎(chǔ)理論進(jìn)行與之相對(duì)應(yīng)的應(yīng)用實(shí)踐活動(dòng)；課程設(shè)計(jì)實(shí)訓(xùn)則要求學(xué)生綜合階段學(xué)習(xí)內(nèi)容設(shè)計(jì)實(shí)現(xiàn)更具創(chuàng)造性的應(yīng)用項(xiàng)目。考慮到各校的實(shí)際情況，實(shí)驗(yàn)實(shí)訓(xùn)部分淡化了教學(xué)設(shè)備對(duì)實(shí)驗(yàn)內(nèi)容的束縛，使各校可根據(jù)實(shí)際情況進(jìn)行取舍。
本書從基本概念、基本原理、應(yīng)用技術(shù)入手，輔以課內(nèi)外的例題、習(xí)題，同時(shí)選擇實(shí)驗(yàn)實(shí)訓(xùn)強(qiáng)化應(yīng)用能力，完成數(shù)字電子技術(shù)課程完整的教學(xué)、培養(yǎng)目標(biāo)。
本書可作為高等職業(yè)、專科院校自動(dòng)化、電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)課程教材，也可供從事電子技術(shù)的工程技術(shù)人員參考使用。
目錄
第1篇 基礎(chǔ)理論
第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)字信號(hào)和數(shù)字電路
1.2 數(shù)制及其轉(zhuǎn)化
1.3 二進(jìn)制數(shù)和十六進(jìn)制數(shù)的算術(shù)運(yùn)算
1.4 二十進(jìn)制代碼（BCD碼）
1.5 邏輯函數(shù)及其化簡(jiǎn)
1.6 邏輯函數(shù)的化簡(jiǎn)
思考與練習(xí)題
第2章 集成邏輯門
2.1 晶體管的開(kāi)關(guān)特性
2.2 基本晶體管門電路
2.3 晶體管晶體管集成邏輯門（TTL）電路
2.4 發(fā)射極耦合邏輯電路與集成注入邏輯電路
2.5 MOS邏輯門電路
2.6 CMOS邏輯門電路
思考與練習(xí)題
第3章 組合邏輯電路
3.1 組合邏輯電路的分析
3.2 組合邏輯電路的設(shè)計(jì)
3.3 常用組合邏輯電路的分析與設(shè)計(jì)
3.4 組合邏輯電路的冒險(xiǎn)現(xiàn)象
思考與練習(xí)題
第4章 集成觸發(fā)器
4.1 基本RS觸發(fā)器
4.2 鐘控觸發(fā)器
4.3 主從觸發(fā)器
4.4 邊沿觸發(fā)器
思考與練習(xí)題
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路概述
5.2 時(shí)序邏輯電路的分析
5.3 時(shí)序邏輯電路的設(shè)計(jì)
5.4 序列信號(hào)發(fā)生器
思考與練習(xí)題
第6章 半導(dǎo)體存儲(chǔ)器
6.1 概述
6.2 隨機(jī)存取存儲(chǔ)器（RAM）
6.3 只讀存取存儲(chǔ)器（ROM）
6.4 用ROM實(shí)現(xiàn)組合邏輯函數(shù)
思考與練習(xí)題
第7章 可編程邏輯器件及其應(yīng)用
7.1 可編程邏輯陣列（PLA）器件
7.2 可編程陣列邏輯（PAL）器件
7.3 通用陣列邏輯（GAL）器件
7.4 復(fù)雜可編程邏輯器件CPLD
7.5 現(xiàn)場(chǎng)可編程邏輯器件FPGA
思考與練習(xí)題
第8章 脈沖單元電路
8.1 脈沖信號(hào)和脈沖電路
8.2 集成門構(gòu)成的脈沖單元電路
8.3 555定時(shí)器及其應(yīng)用
思考與練習(xí)題
第9章 模/數(shù)轉(zhuǎn)換器和數(shù)/模轉(zhuǎn)換器
9.1 概述
9.2 數(shù)/模轉(zhuǎn)換器（DAC）
9.3 模/數(shù)轉(zhuǎn)換器（ADC）
思考與練習(xí)題213
第2篇 實(shí)驗(yàn)實(shí)訓(xùn)
實(shí)驗(yàn)1 TTL集成與非門主要參數(shù)測(cè)試
實(shí)驗(yàn)2 CMOS集成邏輯門的參數(shù)測(cè)試
實(shí)驗(yàn)3 加法器實(shí)驗(yàn)
實(shí)驗(yàn)4 數(shù)據(jù)選擇器實(shí)驗(yàn)
實(shí)驗(yàn)5 觸發(fā)器實(shí)驗(yàn)
實(shí)驗(yàn)6 計(jì)數(shù)器及其應(yīng)用
實(shí)驗(yàn)7 四位雙向移位寄存器
實(shí)驗(yàn)8 555集成定時(shí)器及其應(yīng)用
實(shí)驗(yàn)9 D／A，A／D轉(zhuǎn)換器
課程設(shè)計(jì)實(shí)訓(xùn)1
課程設(shè)計(jì)實(shí)訓(xùn)2
課程設(shè)計(jì)實(shí)訓(xùn)3
附錄
參考文獻(xiàn)
