高職高專計(jì)算機(jī)精品系列規(guī)劃教材——數(shù)字電路基礎(chǔ)
- 所屬分類：
- 作者：
嚴(yán)仲興 主編
- 出版社：
中國鐵道出版社
- ISBN：9787113086022
- 出版日期：2008-4-1
-
原價：
￥19.00元
現(xiàn)價：￥15.20元
-
本書信息由合作網(wǎng)站提供，請前往以下網(wǎng)站購買：
圖書簡介
本書共分8章，系統(tǒng)地介紹了數(shù)字電路基礎(chǔ)、邏輯門電路、組合邏輯電路及其應(yīng)用、觸發(fā)器、時序邏輯電路、脈沖產(chǎn)生電路、半導(dǎo)體存儲器、數(shù)／模與模／數(shù)轉(zhuǎn)換等相關(guān)內(nèi)容。
本書語言精練，深入淺出，強(qiáng)化集成電路及應(yīng)用，注重實(shí)用知識，加強(qiáng)理論與實(shí)際的結(jié)合，從實(shí)例中培養(yǎng)學(xué)生的動手實(shí)踐能力。
本書適合作為高等職業(yè)院校電子信息類各專業(yè)的教材，也可供其他非電專業(yè)、成人教育及職業(yè)培訓(xùn)等使用。
目錄
第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)字電路概述
1.1.1 數(shù)字信號與數(shù)字電路
1.1.2 數(shù)字電路的特點(diǎn)
1.1.3 數(shù)字電路的發(fā)展與應(yīng)用
1.1.4 數(shù)字電路的分類
1.2 數(shù)制和編碼
1.2.1 數(shù)制
1.2.2 不同進(jìn)制數(shù)之間的轉(zhuǎn)換
1.2.3 編碼
1.3 邏輯代數(shù)基礎(chǔ)
1.3.1 邏輯代數(shù)概述
1.3.2 邏輯代數(shù)的基本運(yùn)算
1.3.3 邏輯代數(shù)的基本公式和運(yùn)算規(guī)則
1.3.4 邏輯函數(shù)的化簡
1.3.5 含隨意項(xiàng)的邏輯函數(shù)化簡
1.4 邏輯函數(shù)的表示方法
本章小結(jié)
習(xí)題
第2章 邏輯門電路
2.1 半導(dǎo)體的開關(guān)特性
2.1.1 二極管開關(guān)特性
2.1.2 三極管開關(guān)特性
2.1.3 場效應(yīng)管開關(guān)特性
2.2 分立元件門電路
2.2.1 與門
2.2.2 或門
2.2.3 非門
2.2.4 復(fù)合門
2.3 TTL 門電路
2.3.1 TTL與非門工作原理
2.3.2 TTL集電極開路門
2.3.3 TTL三態(tài)門
2.3.4 TTL集成電路主要參數(shù)
2.4 CMOS集成門電路
2.4.1 CMOS反相器
2.4.2 CMOS邏輯門
2.4.3 CMOS傳輸門
2.4.4 CMOS漏極開路門、三態(tài)門
2.4.5 CMOS門電路的特點(diǎn)和在使用中應(yīng)注意的問題
本章小結(jié)
習(xí)題
第3章 組合邏輯電路及其應(yīng)用
3.1 組合邏輯電路的分析與設(shè)計(jì)
3.1.1 組合邏輯電路的基本概念
3.1.2 組合邏輯電路的分析方法
3.1.3 組合邏輯電路的設(shè)計(jì)方法
3.1.4 組合邏輯電路中的競爭冒險
3.2 加法器
3.2.1 半加器
3.2.2 全加器
3.2.3 多位加法器
3.2.4 二進(jìn)制并行加/減運(yùn)算器
3.3 編碼器
3.3.1 編碼器原理
3.3.2 二進(jìn)制編碼器
3.3.3 集成編碼器
3.3.4 編碼器的應(yīng)用
3.4 譯碼器
3.4.1 二進(jìn)制譯碼器
3.4.2 二十進(jìn)制譯碼器
3.4.3 顯示譯碼器
3.5 數(shù)據(jù)選擇器
3.5.1 數(shù)據(jù)選擇器原理
3.5.2 集成數(shù)據(jù)選擇器
3.6 數(shù)據(jù)分配器
3.6.1 數(shù)據(jù)分配器原理
3.6.2 集成數(shù)據(jù)分配器
本章小結(jié)
習(xí)題
第4章 觸發(fā)器
4.1 基本觸發(fā)器
4.1.1 觸發(fā)器的基本概念
4.1.2 基本RS觸發(fā)器
4.2 同步觸發(fā)器
4.2.1 同步RS觸發(fā)器
4.2.2 同步JK觸發(fā)器
4.2.3 同步D觸發(fā)器
4.3 主從觸發(fā)器
4.3.1 主從RS觸發(fā)器
4.3.2 主從JK觸發(fā)器
4.3.3 主從T觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 邊沿D觸發(fā)器
4.4.2 邊沿JK觸發(fā)器
4.5 觸發(fā)器的相互轉(zhuǎn)換
4.5.1 JK觸發(fā)器轉(zhuǎn)換為RS、D和T觸發(fā)器
4.5.2 將D觸發(fā)器轉(zhuǎn)換為JK、T和RS觸發(fā)器
本草小結(jié)
習(xí)題
第5章 時序邏輯電路
5.1時序邏輯電路分析
5.1.1 時序邏輯電路的結(jié)構(gòu)
5.1.2 時序邏輯電路的描述方法
5.1.3 時序邏輯電路分析
5.2 計(jì)數(shù)器
5.2.1 二進(jìn)制計(jì)數(shù)器
5.2.2 十進(jìn)制計(jì)數(shù)器
5.2.3 集成計(jì)數(shù)器簡介
5.2.4 集成計(jì)數(shù)器的應(yīng)用
5.3 寄存器
5.3.1 數(shù)碼寄存器
5.3.2 移位寄存器
5.3.3 移位寄存器構(gòu)成的移位型計(jì)數(shù)器
5.4 時序邏輯電路設(shè)計(jì)
5.4.1 同步時序邏輯電路的設(shè)計(jì)
5.4.2 異步時序邏輯電路的設(shè)計(jì)
本章小結(jié)
習(xí)題
第6章 脈沖產(chǎn)生電路
6.1 集成555定時器
6.2 多諧振蕩器
6.2.1 由門電路構(gòu)成多諧振蕩器
6.2.2 由555定時器構(gòu)成多諧振蕩器
6.2.3 多諧振蕩器的應(yīng)用實(shí)例
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 由門電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器
6.3.2 由555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
6.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.4 施密特觸發(fā)器
6.4.1 由門電路構(gòu)成的施密特觸發(fā)器
6.4.2 由555定時器構(gòu)成的施密特觸發(fā)器
6.4.3 施密特觸發(fā)器的應(yīng)用
本章小結(jié)
習(xí)題
第7章 半導(dǎo)體存儲器
7.1 隨機(jī)存取存儲器
7.1.1 RAM的基本結(jié)構(gòu)
7.1.2 RAM的存儲單元
7.1.3 集成RAM的芯片
7.1.4 RAM的容量擴(kuò)展
7.2 只讀存儲器
7.2.1 ROM的分類
7.2.2 ROM的結(jié)構(gòu)及工作原理
7.2.3 ROM的應(yīng)用
本章小結(jié)
習(xí)題
第8章 數(shù)/模與模/數(shù)轉(zhuǎn)換
8.1 概述
8.2 D/A轉(zhuǎn)換器
8.2.1 D/A轉(zhuǎn)換的基本原理
8.2.2 典型D/A轉(zhuǎn)換電路
8.2.3 D/A轉(zhuǎn)換器中的電子開關(guān)
8.2.4 D/A轉(zhuǎn)換器的主要性能參數(shù)
8.2.5 集成D/A轉(zhuǎn)換器及應(yīng)用
8.3 A/D轉(zhuǎn)換器
8.3.1 A/D轉(zhuǎn)換器的基本原理
8.3.2 典型A/D轉(zhuǎn)換電路
8.3.3 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
8.3.4 集成A/D轉(zhuǎn)換器及應(yīng)用
本章小結(jié)
習(xí)題
參考文獻(xiàn)
